01 CONSTRAINT INTELLIGENCE

别再靠脑内
拼接时钟关系。

把 SDC 变成可检索、可追溯的时钟约束拓扑。每一条关系，都能回到它的定义现场。

打开官方示例无需登录 · 不消耗次数

soc_top.sdc ANALYSIS READY

06 clocks04 relations03 diagnostics

LOGICAL CONSTRAINT MAP
NOT A PHYSICAL CTS TREE

5 MIN 从 SDC 到第一张图1 : 1 图节点与源码位置联动500+ 节点保持可搜索可导航

02 / HOW IT WORKS

从约束文本到
可以讨论的系统图。

我们不执行任意 Tcl，也不猜测不存在的设计数据。无法确认的对象会被明确标记，而不是静默略过。

支持基础时钟、派生时钟和时钟组，保留原始行列位置。

呈现分频、倍频、异步和互斥关系，区分明确与符号推断。

从诊断跳转到图和源码，缺失 master 与不支持语法不再藏在日志里。

源文件默认视作敏感数据，示例工作区仅使用预置脱敏内容。